



基于Topmetal的负离子TPC读出 及DAQ系统研究进展

陈凯（华中师范大学）

第一届中微子、原子核物理和新物理研讨会（vNN2025）

2025年7月21-25日 兰州

内容

□ **NvDEx**读出需求与整体方案

□ 芯片研发进展

□ 前端电子学设计进展



□ 数据获取系统设计进展

□ 小结



NvDEx——TPC读出

- ❑ 高压气体时间投影室 (TPC)
 - 径迹的重建, 支持双布拉格峰 (双贝塔衰变) 鉴别
- ❑ SeF_6 , ^{82}Se 核素
 - 强电负性
 - 有毒、遇水腐蚀性
- ❑ TPC常见读出方式—MPGD放大后读出
 - 增益存在一定误差
 - 高增益的放大, 极大降低读出电子学的噪声要求, 且读出可以适当远离探测器
- ❑ SeF_6 的强电负性及高压
 - 雪崩放大难以发生
 - 需要超低噪声的就近放大与读出方式



^{136}Xe $0\nu\beta\beta$ event,
ionization track in 10 bar Xe gas


NvDEx——Topmetal-S (TMS)

❑ Topmetal技术（华中师范大学PLAC硅像素实验室）


- CMOS的TOP层金属开窗，配合探测器进行电荷直接收集
- 不同系列：像素型与单传感器型

❑ 基于Topmetal的读出平面设计思路



- 传感器阵列在端盖形成像素型读出平面
- Topmetal技术进行直接电荷收集、放大
 - 或者在PCB上部署电极进行电荷收集，由CSA芯片放大
- 前端读出电子学进行进一步的系统级处理



NvDEx——前端读出电子学框架对比




网状结构



树状结构

NvDEx——前端读出电子学框架对比

网状结构	树状结构
数字芯片I/O部分功耗大（30~60 mW）	功耗低
对外电缆数略少	对外电缆数稍多
子模块间需要传输数据	子模块独立
节点间需要传输同步时钟	可完全异步、除SerDes外无需时钟
增加IC设计复杂度和风险	自研IC仅TMS/CSA
裸片本底可能更低	商用ADC等器件本底可能更高（后期可自研）
采样率低	采样率更高、更灵活



前端电子学具体技术路线

□ 无触发读出

- TMS芯片仅需实现电荷灵敏放大，持续输出模拟波形
- 由外部多通道ADC进行数字化（采样率较低，带宽可接受）



□ 触发型读出

- TMS设计复杂度将成倍增加
- 需增加ADC、波形数字化后数据片段存储、较复杂的数字通信接口。。。
- 需新增时间戳，一般情况下全系统进行时钟同步
- 触发方式
 - 自触发：内部过阈甄别后开窗
 - 系统级触发：过阈输出，由DAQ产生统一触发信号进行读出



TMS信号处理需求

- ❑ 总电子数：93.6 ke-
- ❑ 本征半高宽能量分辨率约0.34%
- ❑ 单节点电荷范围：<35 ke-
- ❑ 慢积分前沿（离子到达的时间分布范围大）
 - 两种负离子时（Z向位置重建，有利于排除本底）：积分时间可能更大
- ❑ 根据1.5%能量分辨率需求计算ENC
 - 93.6k电子（约15 fC），分布在10~50个传感器
 - 30个传感器情况下，单传感器输入噪声电荷（ENC）需小于106 e⁻
- ❑ ENC/径迹上传感器数量/积分时间，三者密切相关


$$\frac{\sigma_{E_i(FWHM)}}{E} = 2.355 \cdot \frac{\sqrt{F \cdot N}}{N} = 0.34\%$$

- ❑ 功能上的基本需求
 - 支持菊花链配置
 - CSA的各种可配置偏置电压（部分要求低噪声）需由片内产生
 - 支持自检注入（外部注入电荷或者内部可控产生注入电压阶跃）




读出与数据获取系统方案

- ❑ 前端电子学应简单，低功耗，对外接口少。前端模块无FPGA等用于实现网口等协议。
- ❑ ADC的采样率、分辨率、输入范围应能满足TMS的ENC需求。
- ❑ 前后端间接口尽量少，以高速串行链路进行双向收发。
- ❑ DAQ系统应能灵活对接前端模块的双向高速链路。
- ❑ DAQ系统应能支持前端流读出数据的持续接收。
 - 基于PCIe光通信板卡的DAQ系统设计是一个非常合适的选择方案
 - 多路光纤；足够大带宽；模块化，将来吨级实验易于扩展
 - 在大型/小型实验均有广泛应用：LHC/ProtoDUNE-SP/LUXE/NA62...



完整读出框架



内容

□ NvDEx读出需求与整体方案

□ 芯片研发进展

□ 前端电子学设计进展

□ 数据获取系统设计进展

□ 小结



TMS芯片

□ 核心功能



- 电荷收集与信号放大
- 支持菊花链配置
- 内部产生各可调节偏置
- 输出信号具备内部缓冲

□ 两个工艺





- 台积电 TSMC 180nm
- 华虹宏利 GSMC 130nm

□ 两种设计——电荷收集方法

- Topmetal顶层金属收集电荷
- 无顶层金属，PCB电极收集电荷



芯片版本




模拟ASIC的工艺及核心结构一览表

流片时间	工艺	命名	核心结构
-	xfab	Topmetal-S V0	-
2021.6	GSMC130	Topmetal-S V1.A	保护环, Topmetal, CSA, buffer, DAC, SPI
		Topmetal-S V1.B	保护环, Topmetal, CSA, buffer, DAC, SPI
		Topmetal-S V1.C	保护环, Topmetal, CSA, buffer
		Topmetal-S V1.D	保护环, Topmetal, CSA, buffer
2023.6	GSMC130	Topmetal-S V2.GA	Topmetal, CSA, buffer, DAC, 移位寄存器
		Topmetal-S V2.GB	CSA, buffer
		Topmetal-S V2.GC	Amplifier, buffer
		Topmetal-S V2.GD	Topmetal, CSA, 源极跟随器
2023.12	TSMCBC D180	Topmetal-S V2.TA	保护环, Topmetal, CSA, buffer
		Topmetal-S V2.TB	CSA, buffer
		Topmetal-S V2.TC	片内注入电容, CSA, buffer
		Topmetal-S V2.TD	保护环, Topmetal, CSA, 复位开关, buffer
2025.03	TSMCBC D180	Topmetal-S V3.TA1	保护环, Topmetal, CSA, Buffer, DAC, RTR buffer, Config, Injection
		Topmetal-S V3.TA2	保护环, Topmetal, CSA, Buffer, DAC, Config, Injection
		Topmetal-S V3.TB1	Cin, CSA, Buffer, DAC, RTR buffer, Config, Injection
		Topmetal-S V3.TB2	Cin, CSA, Buffer, DAC, Config, Injection
		Topmetal-S V3.TB3	CSA, Buffer, DAC, Config



92.11e⁻ ~ 99.57e⁻
@15.625ke⁻





V2版本结果



V2.TA: 不同注入电荷量情况下的典型波形





V2.TA: 带顶层金属版本





V2.TB: 无顶层金属版本

V2版本结果



V2.TA: 40小时长期测试
64000次测量一起分析, **ENC约58.96 e⁻**
注入: 约1.86 fC



V2.TB: 19小时长期测试
6750次测量一起分析, **ENC约47~49 e⁻**
注入: 约1.82 fC




V2.TB芯片：注入快慢 VS 幅值&ENC

注入上升沿时间(ms)	幅值(mV)	ENC(e-)
0.5~0.6	337	51~52
7	336	68~69
17	332	76~77
34	324	89~90
50	318	94~102
100	300	123~124
200	272	164~172
400	198	321~393



V3版本状态





□ 6月底开始调试，新增功能已初步验证

- 内部DAC
- 移位寄存器进行各项配置
- 内部/外部注入的控制
- 菊花链配置

□ 正进行性能测试，预计月底有初步结果

- 确定内部DAC等性能




内容

- NvDEx读出需求与整体方案
- 芯片研发进展
- 前端电子学设计进展
- 数据获取系统设计进展
- 小结




前端读出电子学电路结构



ADC芯片、收发器的选择

参数	AD4695/AD4696	ADS1258	ADS8686S
尺寸	5mm × 5mm: 32-pin	7mm × 7mm: 48-pin	14mm × 14mm: 80-pin
外围电路	最简单	配置脚多	与TLK引脚多，供电复杂
供电、接口电平	兼容TLK	2.7V供电方可兼容TLK; 否则电平转化芯片	2.5V供电下兼容TLK
基准电压	内/外	内/外	内/外
时钟	不需要	32.768kHz晶振 或外部时钟同步	不需要
通道滤波	每路需要RC	共用一个RC	芯片内二阶可编程低通
采样率 (SPS/ch)	31.25k/62.5k	1.05/1.484k	94k/111k, 但需接口支持
功耗	42.6 mW: 1Msps 外部LDO 21.1 mW: 1Msps 内部LDO	62 mW	362.5 mW
分辨/ENOB	16 / 14.3+	24 / 19.5	16
温度测量	支持	支持	不支持，内部功能多



ADC芯片、收发器的选择


❑ **TLK1501**: 30~75 Mbps, PRBS模式功耗
175~250 mW, worst case pattern 350 mW

❑ **TLK2501**: 75~125 Mbps, PRBS模式功耗
262~362 mW, worst case pattern 500 mW




❑ 为减少SPI读数接口数, ADC采用单线SDO
➢ 对1MSPS ADC采样率, SCK需> 24MHz。
➢ GTX_CLK对SDO进行3~5倍异步过采样

❑ 选择TLK2501与AD4696


❑ 运行时ADC采样率、SPI速度及TLK速度可根据需求灵活调整





前端模块（19像素/64像素版本）




前端电子学V2-64像素子板





读出平面子模块（256传感器）








- 模拟信号 (Analog signal) - Orange arrow
- 数字信号 (Digital signal) - Blue arrow
- 时钟 (Clock) - Green arrow
- 电源 (Power) - Red arrow




法兰内外转接板



32



法兰内外转接板




内容

- NvDEx读出需求与整体方案
- 芯片研发进展
- 前端电子学设计进展
- 数据获取系统设计进展
- 小结




数据获取系统整体框架



- 前端接口
 - 32~34路双向光纤
 - 单路光纤传输速度: ~ 2.5 Gbps
- 1个服务器, 2块PCIe板卡
- 粗数据量估算
 - 最大采样率: ~ 62.5 kSPS
 - 前端节点数: 8,192 $\sim$ 9,216
 - 有效ADC数据率: 约 9.2 Gbps
- 在线 (FPGA、CPU、GPU) 数据处理: 滤波、无效数据去除、能量及径迹的重建、事例过滤

数据获取系统硬件



Card	FPGA	Gen	Endpoint × Throughput
PDQ124	KU15P	Gen3×8	2 × 7.38 GB/s
PDQ125		Gen4×8	2 × 14.76 GB/s
PDQ126		Gen3×16	1 × 14.76 GB/s
PDQ142	VM1402	Gen4×8	1 × 14.76 GB/s




PDQ125




PDQ142



数据获取系统硬件





PDQ126: 2 CXP modules (24 links)



速率	10G		5G		2.5G		1.5G	
通道	Open area	Open UI %	Open area	Open UI %	Open area	Open UI %	Open area	Open UI %
CXP1_0	10593	66.15	23624	75.19	51944	83.27	108320	85.96
CXP1_1	10071	63.08	24656	77.52	53272	84.44	107936	85.96
CXP1_2	10688	67.69	24512	77.52	53344	84.82	108824	86.35
CXP1_3	10543	66.15	24560	77.52	53256	84.44	109128	86.55
CXP1_4	10763	67.69	24464	77.52	52928	83.27	108824	85.96
CXP1_5	10610	66.15	23984	75.97	52560	83.27	108504	85.58
CXP1_6	10484	64.62	24424	77.52	53040	83.66	108408	85.96
CXP1_7	10362	64.62	24504	79.07	52808	84.05	108664	86.55
CXP1_8	10420	64.62	24152	77.52	53096	84.05	109040	86.35
CXP1_9	9828	61.54	23912	75.19	52696	83.27	108872	85.77
CXP1_10	10032	63.08	24672	78.29	53344	84.05	109064	86.16
CXP1_11	10898	70.77	24472	77.52	53056	84.44	108816	86.74
CXP2_0	9529	58.46	23944	75.19	52584	84.05	108960	86.55
CXP2_1	10270	66.15	24056	76.74	52512	83.27	108448	85.96
CXP2_2	10347	64.62	24032	75.97	52784	83.27	108784	86.35
CXP2_3	10393	66.15	24528	77.52	53208	84.44	109096	86.74
CXP2_4	10428	66.15	24768	78.29	53392	84.82	108472	86.35
CXP2_5	10361	66.15	24584	79.07	53264	84.44	108872	86.74
CXP2_6	10978	69.23	24400	77.52	53016	84.05	109280	86.55
CXP2_7	10203	64.62	24616	79.84	53328	84.44	107840	86.74
CXP2_8	10243	64.62	24984	79.07	53496	84.44	108832	86.55
CXP2_9	10912	67.69	24096	75.97	52952	83.66	109016	86.55
CXP2_10	10224	63.08	24744	78.29	53360	84.44	105752	86.94
CXP2_11	10110	63.08	24256	77.52	53344	84.82	109216	86.94




单模块数据传输验证



2.5Gbps速率下双向通信长期测试、及光强裕量测试


数据获取系统固件




数据格式

❑ Block + Chunk (基于ATLAS)


0	Block Header		Timing 1		S1 CH1	S1 CH2	S1 CH3	S1 CH4
16	S1 CH5	S1 CH6	S1 CH7	S1 CH8	S1 CH9	S1 CH10	S1 CH11	S1 CH12
32	S1 CH13	S1 CH14	S1 CH15	S1 CH16	Temp. ADC1	S1 CH17	S1 CH18	S1 CH19
.....								
544	S1 CH254	S1 CH255	S1 CH256	Temp. ADC16	Chunk Trailer		Timing 2	
560	S2 CH1	S2 CH2	S2 CH3	S2 CH4	S2 CH5	S2 CH6	S2 CH7	S2 CH8
.....								
992	S2 CH205	S2 CH206	S2 CH207	S2 CH208	Temp. ADC13	S2 CH209	S2 CH210	S2 CH211
1008	S2 CH212	S2 CH213	S2 CH214	S2 CH215	S2 CH216	S2 CH217	Chunk Trailer	
1024	Block Header		S2 CH218	S2 CH219	S2 CH220	S2 CH221	S2 CH222	S2 CH223
1040	S2 CH224	Temp. ADC14	S2 CH225	S2 CH226	S2 CH227	S2 CH228	S2 CH229	S2 CH230
.....								



Structure of data passed to GTH transmitter



SOP: K28.1
EOP: K28.6
IDLE: K28.5



Arbitrary data, will be discarded



软件支持

➤ flx-init : PDQ板卡初始化

- 时钟
- 光模块
- 寄存器

➤ flx-info : PDQ板卡信息查看

- 硬件型号和固件版本
- 电源监控(电压和电流)
- FPGA温度、风扇转速等
- 光模块

➤ flx-i2c : PDQ板卡I2C网络读取或写入信息

➤ flx-config : PDQ板卡寄存器信息

➤ fdaq : PDQ板卡读出单个数据流并写文件

➤ fdaqm : PDQ板卡读出多个数据流并写文件

```
[nvdx@localhost x86_64-el9-gcc13-opt]$ flx-info POWER
Card type : PDQ-026
Firmw type: FULL

Power status
-----
Vbus[V]    I[A]    Power[W]  Calib  Shunt[mOhm]
-----
POWER_12P0V : 11.996  2.187    26.250    1706    3.00
POWER_VCCINT : 0.851   5.515    4.700    5120    1.00
POWER_VCCAUX : 1.803   0.615    1.100    5120    1.00
POWER_MGTAVCC : 0.911   2.115    1.925    5120    1.00
POWER_MGTAVTT : 1.221   3.805    4.650    5120    1.00
POWER_SYS33 : 3.354   1.805    6.050    5120    1.00
POWER_SYS25 : 2.504   0.038    0.075    5120    1.00
POWER_SYS18 : 1.811   0.543    0.975    5120    1.00
POWER_SYS12 : 1.196   0.058    0.075    5120    1.00

Power combined (minus 12V): 19.550 W

Power status
-----
LTC2991:
|Parameter| Value | Unit|
|=====|=====|====|
|VCCINT current| 6.10358 | A|
|VCCINT voltage| 0.85786 | V|
|MGTAVCC current| 2.44147 | A|
|MGTAVCC voltage| 0.91371 | V|
|FPGA internal diode temperature| 47.37500 | C|
|MGTAVTT current| 3.66223 | A|
|MGTAVTT voltage| 1.22347 | V|
|LTC2991 internal temperature| 31.50000 | C|
|LTC2991 VCC| 3.35298 | V|
```

```
CXP status
-----
CXP1_TX 1st temperature monitor: 32.91 C
CXP1_TX voltage monitor 3.3 V: 3.283 V
CXP1_TX LOS channels status:
C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11
Signal status | OK OK OK OK OK OK OK OK OK OK OK |
CXP1_TX Optical Power Monitor (uW) :
C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11
Optical Power | 505 554 502 449 657 376 535 550 563 586 489 572|

CXP1_RX 1st temperature monitor: 32.94 C
CXP1_RX voltage monitor 3.3 V: 3.283 V
CXP1_RX LOS channels status:
C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11
Signal status | OK OK OK OK OK OK OK OK OK OK OK |
CXP1_RX Optical Power Monitor (uW) :
C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11
Optical Power | 426 527 408 532 450 478 500 500 497 508 392 519|

CXP2_TX 1st temperature monitor: 33.78 C
CXP2_TX voltage monitor 3.3 V: 3.279 V
CXP2_TX LOS channels status:
C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11
Signal status | OK OK OK OK OK OK OK OK OK OK OK |
CXP2_TX Optical Power Monitor (uW) :
C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11
Optical Power | 613 585 549 627 540 563 492 605 585 581 524 634|

CXP2_RX 1st temperature monitor: 33.78 C
CXP2_RX voltage monitor 3.3 V: 3.279 V
CXP2_RX LOS channels status:
C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11
Signal status | OK OK OK OK OK OK OK OK OK OK OK |
CXP2_RX Optical Power Monitor (uW) :
C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11
Optical Power | 613 635 610 644 540 524 614 558 529 536 400 583|
```



软件支持：本地取数验证

Secs	Recvd[MB/s]	File[MB/s]	Total[(M)B]	Rec[(M)B]	Buf[%]	Wraps
1	14762.0	0.0	14762.0	0	27	13
### Blocks 14156858 Errors: header=14156858 trailer=0 (trunc=0 err=0 length=0 type=0 crc=0)						
2	14760.9	0.0	29522.9	0	18	27
### Blocks 28663488 Errors: header=28663488 trailer=0 (trunc=0 err=0 length=0 type=0 crc=0)						
3	14749.6	0.0	44272.5	0	7	41
### Blocks 43189208 Errors: header=43189208 trailer=0 (trunc=0 err=0 length=0 type=0 crc=0)						
4	14761.0	0.0	59033.5	0	14	54
### Blocks 57527986 Errors: header=57527986 trailer=0 (trunc=0 err=0 length=0 type=0 crc=0)						

Throughput测试

8	0-0	222.8	0.0	1849.5
### @Dev-DMA=0-0 Blocks 1803416 Errors: header=0 trailer=0				
8	0-1	222.7	0.0	1836.5
### @Dev-DMA=0-1 Blocks 1789588 Errors: header=0 trailer=0				
8	0-2	222.6	0.0	1821.4
### @Dev-DMA=0-2 Blocks 1776656 Errors: header=0 trailer=0				
8	0-3	222.7	0.0	1808.5
### @Dev-DMA=0-3 Blocks 1763160 Errors: header=0 trailer=0				
8	0-4	222.8	0.0	1793.8
### @Dev-DMA=0-4 Blocks 1748760 Errors: header=0 trailer=0				
8	0-5	222.7	0.0	1780.8
### @Dev-DMA=0-5 Blocks 1736976 Errors: header=0 trailer=0				
9	0-0	222.5	0.0	2072.0
### @Dev-DMA=0-0 Blocks 2023016 Errors: header=0 trailer=0				


NvDEx数据格式100 kSPS传输测试
6 DMA, 4 link/DMA

Secs	d-D	Recvd[MB/s]	File[MB/s]	Total[(M)B]	Rec[(M)B]	Buf[%]	Wraps
1	0-0	2196.0	0.0	2196.0	0	2	2
1	0-1	2195.1	0.0	2195.1	0	5	2
1	0-2	2195.1	0.0	2195.1	0	5	2
1	0-3	2195.8	0.0	2195.8	0	5	2
1	0-4	2195.8	0.0	2195.8	0	2	2
1	0-5	2196.9	0.0	2196.9	0	3	2
2	0-0	2198.4	0.0	4394.4	0	5	4
2	0-1	2199.4	0.0	4394.5	0	6	4
2	0-2	2199.1	0.0	4394.3	0	5	4
2	0-3	2200.1	0.0	4395.9	0	1	4
2	0-4	2200.5	0.0	4396.3	0	1	4
2	0-5	2199.0	0.0	4395.9	0	2	4
3	0-0	2200.9	0.0	6595.2	0	1	6
3	0-1	2200.4	0.0	6594.9	0	3	6
3	0-2	2200.6	0.0	6594.9	0	3	6
3	0-3	2199.3	0.0	6595.2	0	2	6
3	0-4	2198.6	0.0	6594.9	0	1	6
3	0-5	2199.0	0.0	6594.9	0	1	6
4	0-0	2198.8	0.0	8794.1	0	6	8
4	0-1	2199.3	0.0	8794.2	0	4	8
4	0-2	2199.2	0.0	8794.1	0	4	8
4	0-3	2199.4	0.0	8794.6	0	1	8
4	0-4	2199.2	0.0	8794.1	0	1	8
4	0-5	2199.1	0.0	8794.1	0	1	8
STOP							
-> Data checked @Dev-DMA=0-0: Blocks 8524638, Errors: header=0 trailer=0							
-> Data checked @Dev-DMA=0-1: Blocks 8554086, Errors: header=0 trailer=0							
-> Data checked @Dev-DMA=0-2: Blocks 8549530, Errors: header=0 trailer=0							
-> Data checked @Dev-DMA=0-3: Blocks 8577215, Errors: header=0 trailer=0							
-> Data checked @Dev-DMA=0-4: Blocks 8585707, Errors: header=0 trailer=0							
-> Data checked @Dev-DMA=0-5: Blocks 8585705, Errors: header=0 trailer=0							

数据包传输速度测试



软件支持：后级网络取数



- ❑ HLT服务器软件可采用订阅模式，实现对前端任意模块数据的持续读出
- ❑ 100 kSPS > 实际采样率150%
- ❑ 48路光纤输入，实际32~34

```
2025-03-21 12:19:58 [INFO] on_connect called for fid 0x10000000000000000
{"TS": "2025-03-21 12-19-59", "Gbps": 0.33, "kHz": 74.99, "stats": [{"TS": "2025-03-21 12-20-00", "Gbps": 0.44, "kHz": 100.02, "stats": [{"TS": "2025-03-21 12-20-01", "Gbps": 0.44, "kHz": 100.02, "stats": [{"TS": "2025-03-21 12-20-02", "Gbps": 0.44, "kHz": 99.91, "stats": [{"TS": "2025-03-21 12-20-03", "Gbps": 0.44, "kHz": 100.02, "stats": [{"TS": "2025-03-21 12-20-04", "Gbps": 0.44, "kHz": 100.01, "stats": [{"TS": "2025-03-21 12-20-05", "Gbps": 0.44, "kHz": 100.01, "stats": [{"
```

单模块——100 kSPS数据



小结

❑ 读出电子学

- 低速无触发读出模式：离子漂移慢，采样时间直接作为时间戳，采样时刻完全由DAQ控制
- 前端汇总：多通道ADC处理16个TMS波形，高速SerDes对接16个ADC
- 对外接口：电接口@法兰；所需低压电源考虑单独法兰或者与数据共用连接器

❑ TMS芯片

- 确定采用TSMC180nm工艺
- V3版本功能上接近最终版本，性能仍待测试
- 对于慢信号处理有可能需要优化CSA复位方式
- 进一步优化性能、动态范围

❑ 数据获取系统

- 硬件完成，待复制；固件软件基本完成，已用于V3版本测试，将继续优化

